PLL: Yes, အဓိကရည်ရွယ်ချက်: Memory, DDR2, input ကို: SSTL-18, ရလဒ်: SSTL-18, ဆားကစ်အရေအတွက်: 1, အချိုး - Input: Output: 1:10,
PLL: No, ရလဒ်: Clock,
PLL: Yes, အဓိကရည်ရွယ်ချက်: SONET/SDH, Stratum, input ကို: LVCMOS, ရလဒ်: LVCMOS, LVPECL, ဆားကစ်အရေအတွက်: 1, အချိုး - Input: Output: 11:13,
PLL: Yes, အဓိကရည်ရွယ်ချက်: SONET/SDH, Telecom, input ကို: LVCMOS, ရလဒ်: LVCMOS, LVPECL, ဆားကစ်အရေအတွက်: 1, အချိုး - Input: Output: 6:5,
PLL: Yes, အဓိကရည်ရွယ်ချက်: 3G, Ethernet, SONET/SDH, input ကို: LVCMOS, LVDS, LVPECL, ရလဒ်: LVDS, ဆားကစ်အရေအတွက်: 1, အချိုး - Input: Output: 2:2,
PLL: Yes, အဓိကရည်ရွယ်ချက်: SONET/SDH, input ကို: CMOS, ရလဒ်: CML, CMOS, ဆားကစ်အရေအတွက်: 2, အချိုး - Input: Output: 3:3,
PLL: Yes, အဓိကရည်ရွယ်ချက်: Ethernet, SONET/SDH, Telecom, input ကို: LVCMOS, ရလဒ်: LVCMOS, ဆားကစ်အရေအတွက်: 1, အချိုး - Input: Output: 11:10,
PLL: Yes, အဓိကရည်ရွယ်ချက်: Ethernet, SONET/SDH, input ကို: CML, ရလဒ်: CML, ဆားကစ်အရေအတွက်: 1, အချိုး - Input: Output: 2:2,
