PLL: Yes, အဓိကရည်ရွယ်ချက်: Ethernet, input ကို: Clock, ရလဒ်: CML, CMOS, LVDS, LVPECL, ဆားကစ်အရေအတွက်: 1, အချိုး - Input: Output: 2:2,
